181月 2016

0

15757

7

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧

在高速模拟信号链设计中,印刷电路板(PCB)布局布线需 要考虑许多选项,有些选项比其它选项更重要,有些选项 则取决于应用。最终的答案各不相同,但在所有情况下, 设计工程师都应尽量消除最佳做法的误差,而不要过分计较布局布线的每一个细节。这里分享一篇ADI资深系统应用工程师Rob Reeder写的一篇文章《高速ADC PCB布局布线技巧》。Rob Reeder写的文章深入浅出,相信这篇文章对大家的高速设计项目会有所帮助。

裸露焊盘

裸露焊盘(EPAD)有时会被忽视,但它对充分发挥信号链的性能以及器件充分散热非常重要。

裸露焊盘,ADI公司称之为引脚0,是目前大多数器件下方的焊盘。它是一个重要的连接,芯片的所有内部接地都是通过它连接到器件下方的中心点。不知您是否注意到,目前许多转换器和放大器中缺少接地引脚,原因就在于裸露焊盘。

关键是将此引脚妥善固定(即焊接)至PCB,实现牢靠的电气和热连接。如果此连接不牢固,就会发生混乱,换言之,设计可能无效。

实现最佳连接

利用裸露焊盘实现最佳电气和热连接有三个步骤。首先,在可能的情况下,应在各PCB层上复制裸露焊盘,这样做的目的是为了与所有接地和接地层形成密集的热连接,从而快速散热。此步骤与高功耗器件及具有高通道数的应用相关。在电气方面,这将为所有接地层提供良好的等电位连接。

甚至可以在底层复制裸露焊盘(见图1),它可以用作去耦散热接地点和安装底侧散热器的地方。(老wu注:即在PCB底层阻焊开窗露铜,让散热铜皮直接与空气接触,能够更好地散热)

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-1

 

其次,将裸露焊盘分割成多个相同的部分,如同棋盘。在打开的裸露焊盘上使用丝网交叉格栅,或使用阻焊层。此步骤可以确保器件与PCB之间的稳固连接。在回流焊组装过程中,无法决定焊膏如何流动并最终连接器件与PCB。

连接可能存在,但分布不均。可能只得到一个连接,并且连接很小,或者更糟糕,位于拐角处。将裸露焊盘分割为较小的部分可以确保各个区域都有一个连接点,实现更牢靠、均匀连接的裸露焊盘(见图2和图3)。

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-2

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-3

 

(老wu注:这个神翻译,以老wu的智商和汉语水平,看的也是醉了,翻看了下E文的原文的,老wu的理解是这样的,对于这种比较大只的QFN器件来说,其EPAD也是比较大的,我们知道,器件回流焊时需要先刷上锡膏,然后再贴元器件,如果QFN的钢网开孔尺寸按照EPAD的尺寸来开的话,那就会造成锡膏过量。当PCB经回流焊时,焊盘上的锡膏便会融化,由于张力或万有引力、或者是其他的什么力这个不太清楚,或许要问下牛顿他老人家,反正是QFN的EPAD下的锡膏熔化之后,便不会像锡膏刚刷到EPAD上时那么的均匀分布啦,会变得有些部分锡膏会高一些而有些部分锡膏就少一些,这样会有两个问题,1:会造成EPAD焊接不良,对于良好接地或者良好散热都不利;2:局部锡膏聚集之后,会使得QFN器件浮起变高,就会造成其四周的引脚有空焊现象啦。所以我们在设计QFN器件的封装时 ,其EPAD焊盘按照datasheet上的要求来画,然后在画solder mask阻焊开窗时,将solder mask层画成一个小方块一个小方块的【田】字状,也就是让绿油将焊盘分割成一小块一小块的焊接区域,阻止锡膏熔化聚集,同时,开钢网时,EPAD的开口也建议开成【田】子装,使得EPAD的锡膏面积为EPAD面积的50%-80%)

 

最后,应当确保各部分都有过孔连接到地。各区域通常都很大,足以放置多个过孔。组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,可以确保裸露焊盘焊膏不会回流到这些过孔空洞中,影响正确连接。最后,应当确保各部分都有过孔连接到地。各区域通常都很大,足以放置多个过孔。组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,可以确保裸露焊盘焊膏不会回流到这些过孔空洞中,影响正确连接。

(老wu注:也就是说,为了防止锡膏流入散热过孔via,造成EPAD上的锡膏变少,使得焊接质量不足,我们需要要求pcb板厂对这些过孔进行冠希 不对,是灌锡,或者进行树脂塞孔)

去耦和层电容

有时工程师会忽略使用去耦的目的,仅仅在电路板上分散大小不同的许多电容,使较低阻抗电源连接到地。但问题依旧:需要多少电容?许多相关文献表明,必须使用大小不同的许多电容来降低功率传输系统(PDS)的阻抗,但这并不完全正确。相反,仅需选择正确大小和正确种类的电容就能降低PDS阻抗。

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-4

 

例如,考虑设计一个10 mΩ参考层,如图4所示。如红色曲线所示,系统电路板上使用许多不同值的电容,0.001μF、0.01μF、0.1μF等等。这当然可以降低500 MHz频率范围内的阻抗,但是,请看绿色曲线,同样的设计仅使用0.1 μF和10 μF电容。这证明,如果使用正确的电容,则不需要如此多的电容。这也有助于节省空间和物料(BOM)成本。

注意,并非所有电容“生而平等”,即使同一供应商,工艺、尺寸和样式也有差别。如果未使用正确的电容,不论是多个电容还是几个不同类型,都会给PDS带来反作用。

结果可能是形成电感环路。电容放置不当或者使用不同工艺和型号的电容(因而对系统内的频率做出不同响应),彼此之间可能会发生谐振(见图5)。

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-5

了解系统所用电容类型的频率响应很重要。随便选用电容,会让设计低阻抗PDS系统的努力付之东流。

PDS的高频层电容

要设计出合格的PDS,需要使用各种电容(见图4)。PCB上使用的典型电容值只能将直流或接近直流频率至约500 MHz范围的阻抗降低。高于500 MHz频率时,电容取决于PCB形成的内部电容(老wu注:即pcb的叠层平面形成的电容)。注意,电源层和接地层紧密叠置会有帮助。

应当设计一个支持较大层电容的PCB层叠结构。例如,六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近,这两层间距为2到4密尔,形成一个固有高频层电容。此电容的最大优点是它是免费的(老wu注:其实也不算免费啦,为了实现可用的pcb平面电容,你的叠层就需要进行特别的优化调整,由于现在的电源系统有多个电压等级,为了降低成本,往往会进行电源层分割,所以为了优化高速ADC的性能,你需要对关键的电源平面进行叠层的合理安排和调整,这会产生而外的PCB生产加工成本啦,O(∩_∩)O~),只需在PCB制造笔记中注明。如果必须分割电源层,同一层上有多个VDD电源轨,则应使用尽可能大的电源层。不要留下空洞,同时应注意敏感电路。这将使该VDD层的电容最大。

如果设计允许存在额外的层(上例中,从六层变为八层),则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下,此时层叠结构的固有电容将加倍(示例见图6)。

与添加更多分立高频电容以在高频时保持低阻抗相比,此结构更易于设计。

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-6

PDS的任务是将响应电源电流需求而产生的电压纹波降至 最低,这点很重要但常被忽略。所有电路都需要电流,有 些电路需求量较大,有些电路则需要以较快的速率提供电 流。采用充分去耦的低阻抗电源层或接地层以及良好的 PCB层叠,有助于将因电路的电流需求而产生的电压纹波 降至最低。例如,根据所用的去耦策略,如果系统设计的 开关电流为1 A,PDS的阻抗为10 mΩ,则最大电压纹波为 10 mV。计算很简单:V = IR。

凭借完美的PCB堆叠,可覆盖高频范围,同时在电源层起 始入口点和高功率或浪涌电流器件周围使用传统去耦,可 覆盖低频范围(<500 MHz)。这可确保PDS阻抗在整个频率范围 内均最低。没有必要各处都配置电容;电容正对着每个IC 放置会破坏许多制造规则。如果需要这种严厉的措施,则 说明电路存在其它问题。

 

层耦合

一些布局不可避免地具有重叠电路层(见图8)。有些情况 下,可能是敏感模拟层(例如电源、接地或信号),下方的 一层是高噪声数字层。

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-7

这常常被忽略,因为高噪声层是在另一层——在敏感的模 拟层下方。然而,一个简单的实验就可以证明事实并非如 此。以某一层面为例,在任一层注入信号。接着连接另一 层,将该相邻层交叉耦合至频谱分析仪。耦合到相邻层的 信号量如图8所示。即使间距40密尔,某种意义上它仍是 电容,因此在某些频率下仍会耦合信号至相邻层。

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-8

图8显示了这样的一个例子。举例来说,假设一个层面上的高噪声数字层具有高速开关的1 V信号。这意味着,另一层将看到1 mV的耦合(约60 dB隔离)。对具有2-V p-p满量程摆幅的12位ADC,这是2 LSB的耦合。对于特定的系统这可能不成问题,但应注意,如果系统的灵敏度提升两位,从12位增至14位,此耦合的灵敏度只会提高四倍,即8 LSB。

忽略此类型的交叉层耦合可能使系统失效,或者削弱设计。必须注意,两层之间存在的耦合可能超出想象。

在目标频谱内发现噪声杂散耦合时应注意这一点。有时布 局决定了非预期信号或层应交叉耦合至不同层。同样,调 试敏感系统时应注意这一点。该问题可能出现在下面一 层。

分离接地

模拟信号链设计人员最常提出的问题是:使用ADC时是否 应将接地层分为AGND和DGND接地层?简单回答是:视情况而定。

详细回答则是:通常不分离。为什么不呢?因为在大多数 情况下,盲目分离接地层只会增加返回路径的电感,它所带来的坏处大于好处。

从公式V = L(di/dt)可以看出,随着电感增加,电压噪声会 提高。随着电感增加,设计人员一直努力压低的PDS阻抗 也会增加。随着提高ADC采样速率的需求继续增长,降低 开关电流(di/dt)的方式却很有限。因此,除非需要分离接 地层,否则请保持这些接地连接。

关键是电路分割要合理,这样就不必分离接地层,如图9所示。注意,如果布局允许您将电路保持在各自区域内,便不需要分离接地层。如此分割可提供星型接地,从而将返回电流局限在特定电路部分。

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-9

 

转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧-10

例如,受尺寸限制的影响,电路板无法实现良好的布局分割时,就需要分离接地层。这可能是为了符合传统设计要求或尺寸,必须将脏乱的总线电源或高噪声数字电路放在某些区域。这种情况下,分离接地层是实现良好性能的关键。然而,为使整体设计有效,必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此,应将连接点均匀地分布在分离的接地层上。

最终,PCB上往往会有一个连接点成为返回电流通过而不 会导致性能降低或强行将返回电流耦合至敏感电路的最佳 位置。如果此连接点位于转换器、其附近或下方,则不需 要分离接地。

结束语

由于最佳选项太多,布局考虑总是令人困惑。技术和原则 一直是公司设计文化的一部分。工程师喜欢借鉴以前设计 中的经验,同时产品上市压力使设计人员不愿更改或尝试 新技术。他们拘泥于风险权衡,直至系统内出现重大问题。

在评估板、模块和系统级别,简单的单一接地最佳。良好 的电路分割是关键。这也影响到层和相邻层布局。如果敏 感层在高噪声数字层以上,请注意可能会发生交叉耦合。 组装也很重要;提供给PCB车间或组装车间的制造笔记应 善加利用,确保IC裸露焊盘和PCB之间具有可靠连接。

组装不良常常导致系统性能欠佳。靠近电源层入口点和转 换器或IC的VDD引脚的去耦总是有利的。然而,为了增加 固有高频去耦电容,应使用紧密叠置的电源和接地层(间距 ≤4密尔)。此方法不会带来额外成本,只需花几分钟更新 PCB制造笔记。

设计高速、高分辨率转换器布局时,很难照顾到所有的具 体特性。每个应用都是独一无二的。希望本应用笔记所述 的几个要点有助于设计工程师更好地了解未来的系统设 计。

微信扫描二维码
为老wu 打个赏
pay_weixin
金额随意 快来“打”我呀 老wu要买六味地黄丸补补~~

原创文章,转载请注明: 转载自 吴川斌的博客 http://www.mr-wu.cn/

本文链接地址: 转一篇干货 来至ADI的应用笔记 高速ADC PCB布局布线技巧 http://www.mr-wu.cn/adi-ying-yong-bi-ji-gao-su-adc-pcb-bu-ju-bu-xian-ji-qiao/

Comments (7)

吴川斌, 15:35, 1月. 25/2016

O(∩_∩)O~

XL007, 15:30, 1月. 25/2016

刚毕业的小白,今天居然让我找到一大座宝库!至少够我学上它好几年?

吴川斌, 13:49, 1月. 27/2016

O(∩_∩)O~

易路营销软件QQ-14022301, 14:31, 1月. 20/2016

易路营销软件,最嚣张逆向网赚,上线替下线赚钱

自动下滑,五五倍增,八级下线,净赚百万

我每日采集群发博客十万,做我下线,你坐等收钱

易路营销软件:

http://www.yiluyingxiao.cc/

乙未年(羊)腊月十一 2016-1-20

吴川斌, 20:46, 1月. 18/2016

O(∩_∩)O~

神清气茂, 20:27, 1月. 18/2016

老吴的点评不错

互刷互访, 14:06, 1月. 18/2016

完全免费,十万站长,互刷排名

http://www.loveuv.com/l/NDGBXQ

注册即送5000流量。