2016 Cadence 17.2新技术研讨会
现代电子产品 更新换代极快，对产品设计周期要求越来越苛刻。为了提高设计效率、缩短设计周期，芯片、封装和电路板协同设计和仿真已经成为越来越多的企业的主要设计流程和方法。如何实现跨平台、跨部门、跨工艺制造等领域系统地、有机地进行设计和仿真自动化一直是许多设计、仿真人员和企业管理人员所面临的难题。
新版软件支持软硬结合板设计；多种模式的Team Design；铜皮功能升级优化；增加RAVEL二次开发工具；与Sigrity进一步集成，可直接调用PCB数据查看报告；增加了EDM/CIP/ODE/Panel Editor/DFM Checker/PCB Productivity Toolbox等模块,更多的模块功能会在会中与您共享。
谁应该参加：
- Cadence Allegro/Sigrity/OrCAD 产品用户
- PCB设计工程师和管理者
- 信号完整性分析工程师
- 电源仿真及设计工程师
- EMC仿真及设计分析工程师
- CAD工程师及经理
- 希望在PCB设计环境中提高设计效率和可预测性的团队
会议安排：
- 上海 2016年7月22日 (星期五) 9:00-17:00 上海长荣桂冠酒店
- 深圳 2016年7月26日 (星期二) 9:00-17:00 深圳圣淘沙酒店（翡翠店）
- 北京 2016年7月29日 (星期五) 9:00-17:00 北京丽亭华苑酒店
日程安排：
| TIME | AGENDA | |
| 8:40-9:20 | 40min | Check In |
| 9:20-9:30 | 10min | Welcome Keynote Address |
| 9:30-10:00 | 30min | PCB Productivity Toolbox |
| 10:00-10:10 | 10min | Break Time |
| 10:10-11:00 | 50min | What’s new for Sigrity2016 |
| 11:00-12:00 | 60min | What’s New for OrCAD 17.2 |
| 12:00-13:30 | 90min | Lunch time |
| 13:30-14:30 | 60min | Solution for power supply simulation in PSpice |
| 14:30-15:30 | 60min | What’s New for Allegro PCB 17.2 |
| 15:30-15:50 | 20min | Break Time |
| 15:50-16:50 | 60min | Co-Design with Dassault |
| 16:50-17:10 | 20min | Q&A and Luncky Draw |
通过与工程师的互动，您将了解Cadence在高速设计实现中的最新技术
- Cadence最新发布版本的最新信息和功能
- 团队CS游戏体验的PCB团队协同设计
- 信号完整性快速分析与设计实现的技术发展
- 电源完整性快速分析与设计实现的技术发展
- 高速串行信号、并行信号设计方法及经验
活动酒店信息：
上海—上海长荣桂冠酒店（二楼桂冠3厅）
地址：上海市浦东新区祖冲之路1136号；地铁2号线金科路站
电话：021-80169988
北京—丽亭华苑酒店（三层鸿运2厅）
地址：北京市海淀区知春路25号/地铁10号线知春路站;城铁13号线知春路站
电话：010-82091957
深圳圣淘沙酒店（翡翠店）四楼 钻石厅
地址：深圳市南山区金鸡路1号,田厦翡翠明珠花园/地铁1号线（罗宝线）桃园站B出口
参会报名（点击如下图片链接）：
