DesignCon 2026 技术展会PPT资料分享

DesignCon 自创办以来已走过 30 余载，其一直被视为高速通信与系统设计领域最具份量的技术盛会。2026 年的 DesignCon 于 2 月 24 日至 26 日在硅谷的 Santa Clara 会议中心如期举办，延续了”由工程师、为工程师”(by engineers, for engineers)的一贯定位。本届大会汇集了超过 200 家参展商、100 余场技术 Session，覆盖 15 个技术 Track，从芯片封装到机架级互连、从量子网络到 Agentic AI，为全球工程师呈现了一场技术盛宴。

纵观今年的会议，如果非要用几个关键词来总结，那就是224G/448G PAM4、PCIe Gen6/Gen7 落地、先进封装（Chiplet）的 SI/PI 挑战，以及 AI大模型（LLM/RAG）在 EDA 与自动化 Layout 中的深度渗透。

224G 已落地，448G 成为新焦点

224 Gbps SerDes 技术已在 AI/ML 的 scale-up/scale-out 网络中进入实际部署阶段。与此同时，448 Gbps 作为下一代目标受到了广泛关注。为了支撑这种极高的数据吞吐量，PAM4 和更复杂的 PAM6 调制技术、以及针对性的均衡和FEC（前向纠错）技术成为了高速链路设计的重中之重。多家厂商（Samtec、Socionext、Synopsys 等）在展会上进行了 448G 信号传输的现场演示。Samtec 的一篇关于”优化子奈奎斯特均衡以提升 448 Gbps 频谱效率”的论文更是入围了本届 Best Paper Award。

Chiplet (小芯片) 与 3DIC 先进封装

在摩尔定律放缓的背景下，通过先进封装将多个Die组合在一起已成为行业共识。展会重点探讨了 Die-to-Die (D2D) 接口的高速互连设计、IBIS-AMI 建模方法，以及 HBM（高带宽内存） 与 GPU 的 3D 堆叠集成（如 Stacked-GPU-HBM Module）。3DIC 和 SiP（系统级封装）中的互连建模和多电源域优化是当前的设计难点。

PCIe 7.0 与 PAM6 调制方案

本届大会上，PCIe 7.0 规范的讨论十分热烈。尽管该规范预计到 2026 年底才能最终定稿，但展会上已经出现了大量基于预期规格的工作演示。值得注意的是，与会者普遍预计 PCIe 7.0 至少在初始阶段可能需要采用 PAM6 调制，未来版本可能回归 PAM4。与此同时，PCIe 8.0 的前期定义工作也已启动。

在 64 GT/s (PAM4) 的速率下，奈奎斯特频率处的损耗变得极其严苛。 今年多个分会场都在重点讨论BGA 区域的去耦设计、过孔残桩（Stub）的精细化背钻（Backdrill）控制，以及玻纤编织效应（Fiber Weave Effect）对差分对偏斜（Skew）的致命影响。传统的经验法则正在失效，取而代之的是高度依赖 3D 电磁场仿真的确定性设计。

铜退光进：共封装光学 (CPO) 与光电协同设计

在 100Tbps 级别的交换机和超高速互连中，传统铜线的损耗和物理瓶颈日益凸显。趋势表明，光子学正在深度下沉到芯片和封装层面。展会大量讨论了 共封装光学 (CPO)、近芯片光学互连（Near-Chip Optics）以及线性可插拔光学模块（LPO）。同时，光电协同设计与仿真 (Electronic-Photonic Co-Design) 已成为工程师必须掌握的新工作流。

极端的电源完整性 (PI) 挑战

AI 芯片动辄数百上千瓦的功耗，对供电网络（PDN）提出了极其严苛的要求。趋势显示，设计人员正在采用 硅电容 (Silicon Capacitors) 来增强 SoC 的电源完整性，探索新型的垂直供电方案（Vertical Power Supply），并在高电流 PDN 中使用嵌入式电容来抑制电源噪声（Ground Bounce 和 Crosstalk）。

Agentic AI 从概念到实践

这是今年最让我兴奋的议题。AI 不再仅仅是跑在服务器里的负载，它正在反哺硬件设计本身。 会上展示了几家头部厂商和前沿团队如何利用 检索增强生成（RAG）技术和本地大语言模型，构建企业级的硬件知识库。通过 AI 自动解析晦涩的芯片 Datasheet，并将其转化为确定的 PCB Layout 规则（如以太网、高速串行总线的线宽、间距、等长要求），进而驱动自动布局布线引擎。这与我们日常苦苦追求的“提升画板效率、减少人为 DRC 错误”的目标不谋而合。

AI 不仅是驱动硬件升级的需求方，也正在成为解决硬件设计难题的工具。展会中专门设立了 AI 议题，展示了如何利用 机器学习 (Machine Learning) 来加速高速连接器的设计、快速预测 PCB 的 PDN 阻抗矩阵，以及进行数据中心的热感知容量规划。AI 正在从辅助工具向“物理场引导”的预测性设计转变。

行业共识与前瞻

本届 DesignCon 参会者的普遍共识是：技术创新的步伐正以历史性的速度加速，AI 不会出现泡沫破裂，当下正是进入这个行业的最佳时机。全球半导体行业 2026 年年销售额预计将突破 9750 亿美元，AI 基础设施的持续投资是核心驱动力。

从技术层面看，几条清晰的发展脉络已经形成：

• 速率持续攀升：224G 实用化、448G 加速推进、PCIe 7.0/8.0 规范演进
• 系统级思维：设计视角从器件级扩展到从芯片到机架的全栈优化
• 铜光融合：CPC 与 CPO 互补共存，满足不同场景的距离与密度需求
• AI 原生设计：Agentic AI 正在重塑 EDA 工具链和设计方法学
• 极端散热：液冷技术成为百千瓦级 AI 机架的标配

此次 DesignCon 2026 会议 PPT 老wu已经拿到了，分享到了博客专属的网盘空间，有需要的小伙伴可按文末给出的方式，在吴川斌的博客微信公众号发消息获取网盘链接。

 

如何下载DesignCon资料汇总

关注老wu博客的公众号，并在公众号里发送对应的下载关键字获取下载链接

wechat