LVDS 是高速、低电压、低功耗和低噪声通用 I/O 接口标准。 低电压摆幅和差分电流模式输出显著降低了电磁干扰 (EMI)。 这些输出有较快的边沿速率,使信号通路起到了传输线的作用。 因此,超高速电路板设计和差分信号理论对于设计含有 Altera FPGA 并集成了 LVDS 的电路板非常有用。 此外,在设计 LVDS 电路板时,还需要考虑差分走线、阻抗匹配、交叉串扰和 EMI 等多种因素。

差分走线

LVDS 采用了差分传输机制,每一 LVDS 信号使用两条走线。 这两条走线之间的电压差定义了 LVDS 信号值。 在对电路板布板时,请按照以下指南进行操作,以便在差分走线上成功的传输 LVDS 信号。

• 为尽量减小反射,维持接收器的共模噪声抑制,差分线在离开驱动 IC 后,应尽可能彼此靠 近。 而且,为避免差分阻抗出现不连续点,差分 LVDS 信号之间的距离在整条走线上都应 保持不变。
• 为减小偏移,差分 LVDS 走线之间的电信号长度应相同。 一路信号在另一路信号之前到达会 在信号对之间产生相位差,减小了接收器偏移余量 (RSKM),从而影响系统性能。
• 减少信号通路上的过孔数或者其他不连续点。
• 电容等任何杂散负载在差分对的每一条走线上必须大小相同。
• 为避免信号不连续性,建议采用 45° 弧线走线而不是 90° 直角转弯。

阻抗匹配

由于是高速 LVDS,因此,阻抗匹配非常重要,即使是非常短的转弯。 差分 LVDS 走线的任何不连续点都会导致信号反射,劣化信号质量。 这些不连续点增大了共模噪声,以 EMI 的形式进行辐射。 LVDS 以电流模式输出,需要匹配电阻实现闭环,没有电阻匹配时无法工作。 所选择的这一匹配电阻值 (RT) 与传输线的差分阻抗相匹配,在 90Ω 到 110Ω 之间 ( 一般为 100Ω)。 图 1 所示为匹配电阻的正确应用。

为 LVDS 通道选择匹配电阻时,应遵从以下指南。

• 将匹配电阻放在发射器差分互联的远端。 可以采用一个 100Ω 电阻。
• 采用表面贴薄膜 0603 或者 0805 大小的芯片电阻。
• 在距离接收器 7 mm 以内安装匹配电阻,尽可能靠近接收器。

LVDS 和单端信号之间的交叉串扰

为减小 LVTTL、SSTL-3、SSTL-2 以及类似标准等 LVDS 和单端信号之间的交叉串扰,必须将差分 LVDS 信号与单端信号隔离。 如果 LVDS 和单端信号彼此距离不够远,单端信号可能会给差分对带来一定的干扰。 靠近单端信号走线的 LVDS 信号受到的影响要比远端信号大一些,LVDS 接收器无法将产生的差值信号作为共模噪声而抑制掉。 虽然干扰不会导致LVDS接收器错误的触发;但是,会劣化LVDS信号质量,从而减小噪声余量。 在同一 PCB 层上,单端信号距离 LVDS 信号至少 12 mm,以避免交叉串扰效应。 可以采用 VCC 和地平面来隔离 LVDS 信号层和单端信号层。 图 2 显示了使用电源平面作为 LVDS 层与单端信号层的屏蔽。

电磁干扰

电磁辐射是设计人员通常关心的问题,因为辐射会通过电磁横波 (TEM) 进行传播。 这些电磁波会穿过屏蔽层,导致系统无法通过电磁兼容性 (EMC) 测试。 采用 CMOS 或者 TTL 等单端传输方式时,几乎所有的磁力线都能够从导体中自由辐射出去。 一些磁力 线以 TEM 波的形式传播,从系统中辐射出去,带来 EMC 问题。

对于 LVDS 差分信号,磁力线彼此抵消,电场相互耦合。 这些电场彼此紧密耦合,无法辐射出去。 只有很少的泄漏场从耦合中辐射出去。 因此,相对于 CMOS 或者 TTL 信号, LVDS 差分传输系统的 EMI 要小得多。 图 3 显示了单端走线和差分对的电磁场效应。

LVDS信号可以布在PCB微带线(外层)和带状线(中间层)之间。图4显示了LVDS 带状线和微带线的电磁场辐射。

对于微带线,下面的地平面耦合了其他的磁力线,从而限制了更多的磁力线,减小了 EMI 的影响。 带状线耦合了所有的磁力线,显著降低了 EMI,但是存在以下不足:

• 传播时间要比微带线长得多 ( 通常是 1.5 倍 )
• 需要额外的过孔
• 需要更多的板层
• 很难精确的实现 100Ω 差分阻抗

为实现磁场的最大耦合,差分对两个导体之间的间隙应尽可能小。 图 5 显示了带状线和微带线对的尺寸。

为更好的耦合差分对,S < 2W,S < B,D = 2S,其中:

■ W = 差分对中一条走线的宽度
■ S = 差分对两条走线之间的距离
■ D = 临近差分对之间的距离
■ B = 电路板厚度

应遵从以下规则,以实现差分对两个导体之间良好的耦合:

■ 导体之间的距离不应超过宽度的两倍 (S<2W) ■ 电路板的厚度应大于导体之间的距离 (B>S)
■ 两个临近差分对之间的距离应大于或者等于两个独立导体之间距离的两倍 (D>2S)。

通用 PCB 指南

这一节介绍通用 PCB 布局和供电电压指南。

• 常用的FR-4材料适用于低频(500至600 MHz)应用。 高速设计可以考虑G-TEK或者聚 四氟乙烯材料。
• 在设计早期阶段,没有进行大量的预布板仿真之前,开发高效的 PCB 去耦合策略需 要估算去耦合电容数量、取值和类型。Altera 的电源分配网络 (PDN) 工具提供这 些关键信息。
• 使用 LVDS 器件时,应采用并联的 0.1、0.01 和 0.001 μF 云母、陶瓷或者聚苯乙烯 0805 大小的表面贴芯片电容旁路所有 VCC_CKLK 和 VCC_CKOUT 引脚。 这些电容 应在引脚下面,尽可能贴近引脚放置。 除了这些电容,还应靠近引脚放置另一个 2.7 μF 电容。
• 尽可能靠近连接器放置 LVDS 驱动器和接收器。
• 发射器输出和连接器之间每一条走线的物理长度彼此相差不应超过 5 mm,以减小数据偏移。
• 隔离 LVDS 信号和 TTL 信号,以减小交叉串扰 ( 适用于差分层 )。
• 分开 LVDS 地和供电平面。
• 应使用宽带示波器的高阻抗、低电容示波器探针。
• 保持信号线分支尽可能短。
• 应采用多个过孔来连接电源和地平面。

LVDS电缆

采用电缆在电路板之间传送 LVDS 信号。 但是,由于特殊的阻抗匹配和低偏移要求,一般的电缆不一定适用于 LVDS。 按照下面的指南为 LVDS 应用选择电缆:

■ 电缆必须符合 LVDS 的 “匹配阻抗”要求。
■ 电缆的偏移应非常小。
■ 导体对必须平衡 ( 例如,两个导体穿过电缆后应有相同的延时 )。

对于低速和距离非常短的传输,应采用带状电缆。 对于距离较长的传输和高速应用, 使用双绞线 ( 平衡双绞线适用于这种情况 )。 如果您使用带状电缆,必须由地线将信号对分开,带状电缆的边沿连接器不能用于承载信号。 显示了用于 LVDS 应用的带状电 缆。

双轴电缆也可以用于 LVDS,其平衡性能要比同轴电缆好得多。 与同轴电缆相比,由于 场相消效应,双轴电缆的 EMI 很小。 图 7 显示了双轴和同轴电缆。

为优化性能,使用双绞线,这是因为 LVDS 接收器能够抑制这些电缆带来的共模电磁辐射。 对于较小的传输距离 ( 大约 0.5 m),可以采用 CAT3 平衡双绞线。 距离大于 0.5 m 时,数据速率在 500 MHz 以上的应用,使用 CAT5 平衡电缆。

LVDS 连接器

使用连接器连接电路板之间的 LVDS 信号。 图 8 显示了 LVDS 连接器较好和较差的例子。 在右面的例子中,差分对长度相同;在左面的例子中,同一差分对的信号有不同的长度,导致出现偏移。

为 LVDS 应用选择连接器时,请按照下面的指南进行操作。

• 连接器应具有较小的偏移,阻抗匹配。
• 应选择导线长度相同的连接器以降低偏移和交叉串扰。
• 在连接器上,同一差分对的两条线应彼此靠近放置。
• 应在差分对之间放置地引脚。
• 连接器的终端引脚应可靠的接地,不能用于传输高速信号。
• 连接器所有未使用的引脚都应很好的进行匹配。

总结

为充分发挥高速低噪声 LVDS 的优势,设计人员应确保板上和穿过连接器或者电缆的差分走线导体彼此紧密耦合,从而降低噪声,很好的进行平衡,减小偏移,实现阻抗匹配。