ARM布局AIoT推出Cortex-M55 MCU内核及Ethos-U55 microNPU

 ARM布局AIoT推出Cortex-M55 MCU内核及Ethos-U55 microNPU

最近物联网业界蛮火的一个词AIoT,即物联网(IoT)与人工智能(AI)的组合。传统物联网是指特定空间中布署大量的传感器,定时采集并回传环境数据,例如温度、压力以及声音数据,而整合了人工智能之后,物联网系统不但能感知环境数据,通过AI的 深度学习技术,让物联网进化成智能物联网。

运用AIoT 技术不仅能够减少人力成本,数据分析才是其价值体现,当企业部署完智能感知系统后,每一天的营运都会累积数据,并藉由高效能运算单元将数据转化为决策依据,让企业不断学习进化,好比IoT 让电脑有触觉跟方向感,而AI 则赋予电脑视觉与学习能力。

为加速AI普及至更多的终端设备,Arm发表新的Cortex-M55处理器,整合DSP、ML处理能力,并推出ML处理效能更高,可搭配Cortex-M使用的Ethos-U55 NPU神经网路处理器。

继去年推出两款Ethos NPU处理器后,Arm再次扩大AI产品布局,新发表Cortex-M55处理器及微型NPU神经网路处理器Ethos-U55,将AI加速推向数十亿甚至更多的终端设备上。

Cortex-M55是第一款采用Arm v8.1-M架构的处理器,并搭载ArmHelium技术Cortex-M矢量延伸指令集(M-Profile Vector Extension,MVE,可以提供高性能与电力效率的矢量运算能力,可以比前代Cortex-M提升5倍DSP(数字信号处理)性能,与15倍机器学习性能。

Ethos-U55则是Arm第一个针对Cortex-M处理器推出的微型NPU神经网络处理器,得以搭配Cortex-M55、Cortex-M33、Cortex-M7、Cortex-M4等处理器使用,可以通过先进的压缩技术,减少电力消耗并显著地缩小机器学习模型尺寸,开发商也可依使用场景选择搭配32、64、128、256组乘积累加运算(Multiply Accumulate,MAC,累加乘法结果的特殊运算单元),提升体积受限的嵌入式与物联网设备之机器学习运算能力。

Cortex-M55搭配Ethos-U55,将提供手势识别、生物特征识别、语音识别等机器学习能力,大幅提升终端设备的智能应用。终端设备搜集数据的同时,也具备机器学习模型推论能力,除了加快反应速度,也能降低对云端AI、网络的依赖。

为减轻终端设备的开发工作负担,加速终端AI的发展,Arm也让原有的Cortex-M开发工具支持Cortex-M55与Ethos-U55,整合了传统CPU、DSP及ML的开发流程,并强调从TensorFlow Lite Micro开始,对新的机器学习框架进行整合与优化。

去年Arm针对智能手机、数字电视及家庭智能门锁应用推出两款NPU处理器,搭配Cortex-A系列处理器与Mali GPU,提供设备端的实时视频识别、物体分类。今年再推出Cortex-M55处理器,以及Cortex M专用的Ethos-U55,呼应Arm要让AI无所不在的目标,让数十亿甚至更多的终端也具备AI处理能力。

Arm Cortex-M55 技术特性

  • Architecture – Armv8.1-M
  • Bus interface – AMBA 5 AXI5 64-bit master (compatible to AXI4 IPs)
  • Pipeline – 4-stage (for main integer pipeline)
  • Security – Arm TrustZone technology (optional)
  • DSP extension – 32-bit DSP/SIMD extension
  • M-Profile Vector Extension (MVE) – Helium (optional)
  • Optional Floating-point Unit (FPU)
  • Coprocessor interface    – 64-bit (optional)
  • Instruction cache – Up to 64KB with ECC (optional)
  • Data cache – Up to 64KB with ECC (optional)
  • Instruction TCM (ITCM) – Up to 16MB with ECC (optional)
  • Data TCM (DTCM) – Up to 16MB with ECC (optional)
  • Interrupts – Up to 480 interrupts + Non-maskable interrupt (NMI)
  • Wake-up Interrupt Controller (WIC) – Internal and/or external (optional)
  • Multiply-accumulate (MAC) / cycle – Up to: 2 x 32-bit MACs/cycle, 4 x 16-bit MACs/cycle, 8 x 8-bit MACs/cycle
  • Sleep modes – Multiple power domains, Sleep modes (sleep and deep sleep), Sleep-on-exit, Optional retention support for memories and logic
  • Debug – Hardware and software breakpoints, Performance Monitoring Unit (PMU)
  • Trace – Optional Instruction trace with Embedded Trace Macrocell (ETM), Data Trace (DWT) (selective data-trace), and Instrumentation Trace (ITM) (software trace)
  • Arm Custom Instructions – Optional (available in 2021)
  • Robustness – ECC on instruction cache, data cache, instruction TCM, data TCM (optional); Bus interface protection (optional); PMC-100 (Programmable MBIST Controller, optional); Reliability, availability, and serviceability (RAS) extension
吴川斌

吴川斌

Leave a Reply