Cadence Allegro 如何避免锐角和直角布线?

 Cadence Allegro 如何避免锐角和直角布线?

今天,老wu跟大家撩一下Cadence Allegro 中如何避免锐角或者直角布线。为啥要避免锐角或直角布线?如果你经常看各个IC原厂的Layout Guide,关于高频高速信号都会建议你避免直角走线,走线拐角尽量用弧线或者钝角,这是从信号完整性的角度出发的。而从DFM的角度出发,板厂给出的Layout Guide也会要求你不要以锐角或直角走线,因为在PCB制板的过程中,在线路蚀刻的工艺环节,走线形成的锐角夹角处会形成“Acid Trap”造成线路过腐蚀,存在「断路」的风险。从Layout审美的角度来说,老wu也建议大家尽量以钝角走线,毕竟人类的眼睛总不太喜欢锐角的东西,钝角或者圆弧走线相对看起来要舒服些。

现代先进的Layout 工具已经很智能了,可以极大的避免我们无意中产生锐角或者直角的走线,其中Cadence的Allegro更是Layout中的神器,?

首先,我们在走线时一定要避免出现锐角的走线,这是违反DFM规则的,所以我们走线时,首先就得设置走线的拐角角度。
还有最容易造成锐角的地方是焊盘出线时走线与pad形成的夹角,利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在layout时尽可能的避免导线与焊盘在出线时形成夹角。

灵活应用 Cadence Allegro 布线时切换 ” toggle “ 选项,可以避免导线拉出T型分支时形成锐角夹角。

具体可以参加老wu之前的博文:https://www.mr-wu.cn/pcb-zou-xian-jiao-du-xuan-zhe-pcb-layout-tiao-keng-zhi-nan/

利用Allegro 17.2-2016的新功能自动检查锐角走线,Allegro 17.2 的锐角检查工具可以实现:Line to PadLine to ShapeShape Edge to EdgeLine to Line 所形成的锐角违规检查。

在Alelgro菜单栏”Setup->Constraints->Modes…”,打开“Analysis Modes”对话框中,设置”Design”项的“Acute Angle Detection”, 对于违反规则的走线,DRC检查前将以”AA”字符标识出来。

Minimum Line to Line Angle
Minimum Line to Line Angle
Minimum Line to Pad Angle
Minimum Line to Pad Angle
Minimum Line to Shape Angle
Minimum Line to Shape Angle
Minimum Shape Edge to Edge Angle
Minimum Shape Edge to Edge Angle

对于走线与走线形成车T型夹角,无论是处于DFM的角度,还是美观的角度,老wu建议你把这两个直角修成钝角,利用Allegro 的 “Gloss”功能,可以很方便的自动为走线T型连接点加入“Filet”

Gloss具体的操作方法为:Allegro的菜单栏“Route->Gloss”菜单项目。

其中“Design、Room、Window、Highlight和List”这几个操作选项是设置Gloss的不同的优化区域,Design用于对整个设计进行优化,Room用于对选定的room进行优化,Window用于对选定的窗口进行优化,Hightlight用于对高亮显示的单个网络或者元件进行优化,List用于对所设定的列表项目进行优化。

首先设置好需要优化操作的范围,然后点击“Parameters…”, 打开“Glossing Controller”对话框。我们这里用到“Fillet and tapered trace”对T点进行优化。

勾选上“Fillet and tapered trace”,然后点击“Gloss”按钮就会自动对选定的优化区域进行优化。

您也可以点击“Fillet and tapered trace”左边的按钮,对优化参数进行设置。在弹出的优化参数设置对话框中,可以勾选“Dynamic”选项,这样,每当两条走线形成T型连接点时,Allegro都会自动加上Fillet优化。

如果要删除走线T型连接点出添加的Fillet,则使用菜单“Route->Gloss->Delete Teardrops”,然后框选对应的T型连接点,即可删除。

 

 

吴川斌

吴川斌

Leave a Reply