未分类
随着高速 Serial Link 的发展, XAUI、SATA、 PCIE 和 SAS 等接口在服务器、通信系统的设计中应用越来越广泛。为了满足和承载大容量高速传输的需要,目前的 Serial Link 接口已经达到 10~12.5Gbps 的传输速率。这要求我们在高速串行链路设计时必须对链路中每个重要环节进行评估和优化,保证由连接器、传输线、过孔、芯片封装等环节组成的互连通道的稳定性。
串行总线的信号通道包括:芯片的 BGA 封装、信号过孔、传输线、连接器等。在这个互连通道上的每个环节都会对信号造成衰减,整个信号通道中, BGA 封装、传输线、过孔和连接器之间的阻抗不 匹配也会引起信号的反射,增加了系统的抖动。
在系统实现的评估阶段,需要我们对系统的各个环节进行建模仿真分析,得到最优化的参数设计, 保证系统有最大的设计裕量。Cadence Sigrity 2016 提供了强大的高速串行总线的仿真功能。
原创文章，转载请注明： 转载自 https://www.mr-wu.cn
本文链接地址: [视频]Cadence Sigrity 2016 高速串行总线仿真 https://www.mr-wu.cn/cadence-sigrity-2016-serial-link-design-and-analysis-video/
![[视频]Apple Watch Series 2 拆解](https://cdnimg.mr-wu.cn/wp-content/uploads/2016/09/Apple-Watch-Series-2-拆解.jpg)
这个视频怎么看呢，我这显示一个动图，并没有视频播放
吴老师，您好，我想问一下您有没有开半关于Cadence Sigrity的培训班？如果有的话，怎么报名？谢谢吴老师…
我不做培训 O(∩_∩)O~