制程工艺就是通常我们所说的CPU的「制作工艺」，是指在生产CPU过程中，集成电路的精细度，也就是说精度越高，生 […]查看详情...
随着智能家居日渐普及，很多潮的家庭里头的智能电器也越来越多，近日TP-LINK 推出一款名为Smart WiF […]查看详情...
![[视频]Cadence Allegro Sigrity PI Base 教程](https://newcdncssjs.mr-wu.cn/wp-content/uploads/2016/08/Allegro-Sigrity-PI-Base-1.png)
Allegro Sigrity SI Base是嵌入到Allegro平台的高速信号电路板和IC封装解决的信号分 […]查看详情...
![[视频]Cadence Segment Over Voids 功能](https://newcdncssjs.mr-wu.cn/wp-content/uploads/2015/08/orcad-banner-760.jpg)
为了避免高速信号线出现信号完整性问题，PCB走线时要避免走线跨在plane void上，可执行allegro菜 […]查看详情...
在高速模拟信号链设计中，印刷电路板(PCB)布局布线需 要考虑许多选项，有些选项比其它选项更重要，有些选项 则 […]查看详情...
对于QFP、QFN、SOP等小引脚间距SMT元器件的Layout，有时候我们会遇到该类元器件相邻Pin脚之间需 […]查看详情...
做高速PCB设计，对于传输线都会有阻抗控制的要求，例如单端50欧（±10%），差分100Ω（±10%）等等，对 […]查看详情...
原则一： 避免过孔via紧挨着SMT焊盘 如果未盖油塞孔的via，我们在layout时将过孔打的过于靠近SMT […]查看详情...
初次接觸高速訊號或DDR設計的人，可以找到一些在談走線繞等長的 舊資料(當中不乏過去大廠的design gui […]查看详情...
Cadence OrCAD Capture 创建自定义 Title Block，只要是逼格高一点的公司或设计团 […]查看详情...
