Keysight ADS 2026 Update 1.0 仿真软件安装包分享

下载
吴川斌
2025年11月24日
0
27
14 minutes read

对于在射频（RF）、微波、高速数字和电力电子领域工作的工程师来说，是德科技（Keysight）的先进设计系统（Advanced Design System, ADS）无疑是一款不可或缺的电子设计自动化（EDA）软件。它提供了一个集成的设计环境，能够支持从电路原理图设计、版图设计到频域和时域电路仿真，乃至电磁场仿真的完整设计流程。无论是手机、无线网络、卫星通信系统，还是高速数据链路，ADS 都能帮助工程师在统一的平台上完成复杂的设计、验证和优化。

随着技术的飞速发展，对设计工具的要求也日益严苛。Keysight 持续创新，推出了 ADS 2026 Update 1.0 版本，在多个方面都带来了显著的功能增强和性能提升，旨在帮助工程师应对日益复杂的设计挑战。

ADS 2026 Update 1.0 版本更新亮点

HSD (高速数字)

搞 SI/PI 的同学们注意了，Memory Designer 和 Chiplet PHY Designer 是此次Update 1.0的重点升级。

对于关注显卡或 AI 加速卡的工程师来说，HBM 并不陌生。它通过 TSV（硅通孔）技术将多层 DRAM 堆叠，提供惊人的带宽。HBM4 作为下一代标准，对信号完整性的要求几乎到了苛刻的地步。ADS 2026 U1 不仅跟进了这一标准，还在 DDR5 方面支持了最新的 8800MT/s 速率等级。

在 Memory Designer 中可以根据速度等级更新 LPDDR5 和 DDR5 掩码值。此外，针对 DDR4/5 的 Gear down Mode，新版本将 CA、CMD 和 CS 与时钟周期的比率设置进行了分离，让时序分析更加精准。

DDR/Memory

在 Memory Designer 中支持 HBM4。
在 Memory Designer 的 Memory Probe 中支持 InfiniiMax Probe 负载。
在 Memory Designer 中将重新配置掩码 (re-config mask) 选项从 Design Exploration 移动到 Setup Probe 选项卡。
在 Memory Designer 的重新配置掩码选项中支持 PAM-n 信号掩码重新配置。
在 Memory Designer 的 Memory Designer Setup 中，通过分离 CA、CMD 和 CS 与时钟周期的比率设置，支持 DDR4、DDR5 Gear down Mode。
在 Memory Designer 中支持最新的 DDR5 速度等级（高达 8800MT/s）。
在 Memory Designer 中根据速度等级更新 LPDDR5 和 DDR5 掩码值。
在 Memory Designer 的 Memory Pre-Layout 中支持 HSpice 网表名称解析。
在 Memory Designer 的 Memory Designer Setup 中支持 CSV 文件批处理仿真。

ADS 2026 U1 在 Chiplet PHY Designer 中正式加入了对 UCIe 3.0 的支持。更重要的是，它引入了一个全新的模块——3D Interconnect Designer。

以往我们在处理 Chiplet 互连时，往往受限于 2.5D 的视角。而新的 3D Interconnect Designer 提供了真正的预布局（Pre-layout）驱动的 3D 互连设计流程。它支持微凸块（Microbumps）、硅通孔（TSV）以及总线互连的建模，甚至能处理 Hatched Ground Planes（网格地平面） 的仿真。

SerDes/Chiplet

在 Chiplet PHY Designer 中支持 UCIe 3.0。
在 Chiplet PHY Designer 中支持新的 3D Interconnect Designer 组件。
在 Chiplet PHY Designer 的 Chiplet PHY Setup 中支持 CSV 文件批处理仿真。
在 Chiplet PHY Designer 的 Chiplet Pre-Layout 中支持 HSpice 网表名称解析。
在 System Designer for Ethernet 中支持 COM (通道运行裕量) 4.8。
在 System Designer for Ethernet 中支持 COM (通道运行裕量) 扫描。
在 System Designer for PCIe, USB, and Ethernet 中支持自定义规则编辑器 (Custom Rule Editor)。
在 System Designer for PCIe, USB, and Ethernet 中支持根据通道信息更新主机/设备/根复合体/端点/模块的链路数量以及信号类型和索引。

Chiplet 3D 互连设计器 (3D Interconnect Designer)

预布局驱动的 3D 互连设计工作流程解决方案。有关更多信息，请参阅 3D Interconnect Designer Simulation。
仿真带有网格状接地平面 (hatched ground planes) 的互连。
支持矩形和菱形网格图案。
支持 UCIe 标准凸点映射 (bump map) 定义。
支持的互连类型：微凸点 (microbumps)、过孔 (vias) 和总线互连。
支持过孔结构的扇出馈送自动布线。
支持有机和硅基板。
支持组件级和互连级仿真。

Python API 与数据显示方面的更新

数据后处理和自动化迎来了史诗级加强。

Data Display Python API 正式发布：现在可以完全通过 Python 控制数据显示窗口。
图形导出脚本：现在可以将 Data Display 窗口中的图表直接导出为 Python 脚本，这对于需要高质量绘图或自动化报告的工程师来说是极大的便利。
绘图增强：支持向矩形图添加新轴、自定义用户轴，以及将页面直接打印为图像文件。
调试便利性：新增了 VS Code 扩展和插件，支持快速附加 debugpy 进行 Python 脚本调试。

电路仿真方面的更新

更强的拟合算法：针对 S 参数器件 (SNP) 和传输线等元件，电路包络 (Circuit Envelope) 仿真采用了改进的拟合算法和更稳健的无源性强制方法。
Bsource 增强：增加了 ctype 参数，允许用户更灵活地定义电容器的行为（例如是否包含温度、缩放效应等）。
RFPro 改进：3D Volume 模型 (Beta)：Momentum 新增了“3D 体”导体模型，用于求解导体内部的体电流。这对于低频或趋肤效应不明显的场景能提供更高精度（注意：仿真时间会增加）。网格优化：改进了 FEM 的初始网格生成速度，并优化了 Smart Mount 3D 组件的处理（支持焊球、键合线等）。