当一切皆可Chiplet的时候pcb会凉凉吗

 当一切皆可Chiplet的时候pcb会凉凉吗

当前,半导体行业追逐摩尔定律的步伐正逐渐放缓,半导体制程工艺越来越接近物理极限,目前能玩转7纳米工艺的就只剩台积电和三星了,intel的7纳米工艺进展严重受阻,良率达到经济化量产要延后到2022下半年或者2023年了。

当然,并不是说到了7纳米技术就停滞不前,台积电、三星都攻克了3纳米,正向着1纳米先进制程进发,但是,制程工艺提升的代价也越来越大,比如需要寻找新的材料,采用更高端的光刻机等等,目前兴建一条3nm的产线需要投资150-200亿美元,芯片研发费用也跟着水涨船高,采用先进制程工艺的芯片从设计到流片,5纳米制程要价约4.36亿美元,而如果3纳米则达到惊人的6.5亿美元,约45亿元人民币。

芯片研发越来烧钱,但摩尔定律不能停,半导体行业大致按照摩尔定律发展了半个多世纪,摩尔定律对二十世纪后半叶的世界经济增长做出了贡献,并驱动了一系列科技创新、社会改革、生产效率的提高和经济增长。

摩尔定律的提出为半导体行业设定了极为关键的技术发展节奏基准,也即当价格不变时,集成电路上可容纳的晶体管数量每隔18-24个月会增加一倍,性能也随之提升一倍。这促进了科技市场的欣欣向荣,为整个IT行业带来了难以估量的经济价值。

保持摩尔定律的节奏,关乎利润最大化,如果研发和生产成本降不下来,那么对于芯片巨头和初创公司来说都将是糟糕的经济负担。

使用先进制程,可以在限定的芯片面积里塞入更多晶体管密、性能更高、功率更低,但到了极小尺寸之后,芯片物理瓶颈越来越难以克服,那么半导体行业就要另辟蹊径来继续推动芯片性能以跟上摩尔定律的步伐。

这个“蹊径”就是先进封装技术

封装技术是一种将集成电路,用绝缘的塑料或陶瓷材料打包的技术,是电子产品的后段加工过程,传统的封装主要完成三大功能:一是对电子核心功能部分进行保护,使其免受外界影响或破坏;二是将电子功能部分与外界互连,实现电子器件的功能;三是物理尺度兼容,因为一般电子功能部分都很小,而它连接的部分都远大于其本身,所以必须通过封装来使功能部分与外系统板相互连接。

如下图所示,随着应用的发展,半导体封装技术也在发展

半导体封装技术的发展

随着集成电路的出现,尤其是大规模、超大规模集成电路,以及20世纪90年代后期出现的系统级封装,使电子封装有了崭新的内涵。除了传统的三大功能外,多功能、小型化、高可靠、高密度等特殊功能都要通过封装来实现。越来越多前道工艺需要完成的步骤被引入后道工艺当中,两者的界限变得越来越模糊。随之而来的是,越来越多超越传统封装理念的先进封装技术被提出。

先进封装的关键工艺涉及芯片互联(WB/打线、FC/倒装、RDL/重布线、TSV/硅穿孔、DBI等)和基板(金属框架、陶瓷基板、有机基板、RDL stack/重布线堆叠、异构基板、转接基板等),芯片、器件的保护与散热(塑封、空腔、FcBGA和裸芯片/WLCSP等),以及不同引脚形式(Lead、Non-lead、BGA等)的结合。

SiP是当前应用最为广泛的先进封装技术之一,是先进封装中带有系统功能的多芯片与器件的一种封装形式的总称。SiP可以将一颗或多颗芯片及被动元件整合在一个封装模块当中,从而实现具有完整功能的电路集成。这种封装方式可以降低成本,缩短上市时间,同时克服了芯片系统集成过程中面临的工艺兼容、信号混合、噪声干扰、电磁干扰等难题。

随着先进封装技术的发展,一种“小芯片(Chiplet)”的发展理念又被提出,成为当前封装领域最热门的话题之一。Chiplet其实也可以算是一种SiP技术,是系统级芯片(SoC)中IP模块的芯片化。其主要目的是为了提高良率和降低成本,同时提高设计的灵活度,缩短设计周期。

当前芯片设计模式常从不同IP供应商购买软核IP或硬核IP,再结合自研模块集合成一个片上系统(SoC),然后以某个制造工艺节点生产出芯片,比如上边提到的7纳米。

而小芯片通过先进封装技术,能将多种不同架构、不同工艺节点、甚至来自不同代工厂的专用硅块或IP块集成在一起,可以跳过流片,快速定制出一个能满足多种功能需求的超级芯片产品。

原来必须使用单一工艺制造的大SoC一旦拆解为多个小chiplet,那么设计的灵活度就高了很多。首先,每个chiplet根据其包含的模块可以用不同的制程设计制造,高性能处理器核心可以用最先进的半导体节点,而IO、Analog/RF这类就可以使用较为成熟的工艺去设计制造,这样来说比起全部用最先进半导体工艺的成本就大大下降了。其次,使用最先进半导体工艺设计制造的chiplet的面积也会比起一整个SoC小很多,那么其良率也会大大提升(因为随着芯片面积上升,良率会随之下降)。

如下边这张老wu从Cadence blogs 上扒拉过来的图所示:

DSP采用10纳米,像PCIE等I/O部分采用较为成熟的32纳米就可以满足设计要求,良率得到大大的提升,同时也降低了设计和制造成本。

先进封装除了可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本,保持摩尔定律节奏的同时,也会对半导体相关产业结构产生新的影响。


 

SMT 组装业:SIP 应用越多,将侵蚀高端组装市场。

电路板业者:SIP 应用越多,将侵蚀高端HDI基板市场。需布建mSAP细线路制程能力及component embedded 技术以拉高HDI 技术层级。

IC载板业者:

A.传统封装基板将被SIP及FOWLP 大量取代,建立SIP供应能力势在必行。 (MSAP/SAP做细线,2/2/2、3/2/3以上高叠层数,良率决定胜负)

B. 另一市场为 Substrate Level die embedded for SIP元件应用,需建立Wafer 后段制程或与封装厂策略合作胜算较高。

封装业者:SIP、FOWLP/ FO SIP将成未来主流封装。 Substrate level die embedded 亦是可布局的方向

晶圆代工厂:强势布局FOWLP/FO SIP 将改变产业生态,走向Turkey 服务并成争取订单另一利器

对PCB行业的冲击很好理解,通过上边iWatch结构图就能看出,iWatch采用了SiP封装技术,将处理器,DRAM,电源管理IC,AP以及周边的一些传感器IC和阻容等被动元件全部封装成一个独立的模块,已经没有采用PCB作为载体了。

今年早先时候有消息报道,台积电基于 InFO 的技术再升级,推出支持超高运算效能 HPC 芯片的 SoW 封装技术。最大特色是将芯片阵列、电源供应、散热模组等整合,利用高达 6 层路线重分布(RDL)制程技术,将多颗芯片及电源分配功能连结,再直接贴合在散热模组上,不需采用基板及 PCB。

这台积电可太狠了,直接杀掉了PCB,其实在今年 ISSCC 2020 落下帷幕之初,带火了“Chiplet 小芯片”这个概念的同时,也引发了业界对杀死PCB的讨论。

也就是说,不久的将来,随着小芯片和先进封装技术的成熟,以往采用单芯片SoC和PCB构成系统的方法,会逐渐演变为采用授权的小芯片然后通过先进封构成系统的方法,电子系统大部分功能都在封装里头完成了,以往作为“电子之母”的PCB的功能将会降级甚至不再需要PCB作为电子系统的载体。

PCB行业受到冲击,更多PCB厂家会进入到半导体先进封装相关行业,以后打样个IC说不定就像现在打样个PCB一样简单。

这个猜想会不会变为现实,或者需要多长时间可以实现,老wu不得而知,但可以做个技术储备,或者现在就从PCB Layout转向SiP系统级封装的设计,随着我国对半导体产业的投入,系统级封装的钱景还是不错的,同时HDI的设计思路也是相通的。

 

吴川斌

吴川斌

1 Comment

  • 可能会导致维修成本大幅提高。毕竟资本家只希望用户换 不希望用户修。。

Leave a Reply