DDR5 时代就要来了
硬件设计

DDR5 时代就要来了

去年也即2018年5月份的时候,Cadence就与美光(Micron)在台积电7nm工艺的加持下,携手合作定制了全球首个DDR5演示原型产品。其中,Cadence开发DDR5的接口IP, Micron...
文章详情
几种DRAM的最小频率限制
高频高速PCB设计

几种DRAM的最小频率限制

tCK的定义 SDRAM Micron SDRAM(128Mb x32)的 tCK 约束 mobile SDRAM Micron mobile SDRAM(256Mb x32)的 tCK 约束 DDR...
文章详情
[转]DDR布线规则与过程
硬件设计 高频高速PCB设计

[转]DDR布线规则与过程

DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规...
文章详情
针对DDR2-800和DDR3的PCB信号完整性设计
信号与电源完整性 硬件设计

针对DDR2-800和DDR3的PCB信号完整性设计

本文章主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数,特别是4层板的情况下的相关技术...
文章详情