高速PCB设计应避免过孔via将参考平面打碎 形成分割槽 造成信号完整性问题

VIA过孔是PCB电路板上必不可少的组成部分,可以说,对于多层电路板而言,怎么可能没有过孔via存在呢?当然,对于高速信号传输线来说,要尽量避免过孔的寄生参数对信号传输造成影响,尽量少打过孔,但是对于很多高速信号总线来说,打孔换层是没法避免的。比如说,BGA封装的CPU除了第一、二排之外的pin脚,是需要打孔换层扇出走线的。

高速信号打via过孔,是有很多需要注意的地方,不同的信号频率,会有不同的优化方法,信号频率越高,via过孔对信号的影响因素也越重要。这里老wu(www.mr-wu.cn)主要谈谈高速信号总线打孔换层时对参考平面的影响。

高速信号总线打孔换层时,要尽量减少由Via打孔,把参考平面打烂,形成分隔槽,影响信号的回流路径,造成信号完整性问题。对于高速信号,要保证信号有非常好的回流路径。要保持特征阻抗一致,参考平面完整是非常重要的,参考平面即信号回流平面不能被打断。

因此,要注意PTH孔的间隔(≥ 10 mils) ,以利形成power与GND的通道。采用via错开打孔的方式,避免via打孔区域对于内层的参考平面形成分割槽。

 

高速信号打过孔注意事项1

高速信号打过孔注意事项2

高速信号打过孔注意事项3

高速信号打过孔注意事项4

高速信号打过孔注意事项5

高速信号打过孔注意事项6

 

 

文章写得好 赏颗六味地黄丸补补

原创文章,转载请注明: 转载自 吴川斌的博客 https://www.mr-wu.cn

本文链接地址: 高速PCB设计应避免过孔via将参考平面打碎 形成分割槽 造成信号完整性问题 https://www.mr-wu.cn/avoid-vias-perforating-plane-layers/

分享到微信
使用微信扫码将网页分享到微信

推荐文章

5 条评论

  • Adam

    2015年12月18日

    经常使用并排打孔,觉得画出的板好看,看来我错了,又学习到了,非常感谢

    • 苒悠悠byo

      2016年7月15日

      并排打孔本身没问题,主要是流出回流通道,可以打成两排,效果会好很多,打孔不整齐会造成平面更加支离破碎。

  • 流年S3

    2015年10月20日

    学习了,很好。。。。。。。。。

    • 吴川斌

      2015年10月20日

      谢谢关注 O(∩_∩)O~

  • 流年S3

    2015年10月20日

    来说两句吧…

神评一下


The maximum upload file size: 10 MB.
You can upload: image, audio, video, document, spreadsheet, interactive, text, archive, other.

您发布的评论需等待老wu的审核才会显示,请填写正确的邮箱地址,老wu回复后会邮件通知到您所填的email
评论可以上传附件 复杂一点的描述最好附上示意图 但不要灌水 谢谢 :)

你可以从微信分享这篇文章

只需要简单两步

1.点击右上角

2.选择分享到朋友圈