阿狸狗降版本，一个 cadence allegro 17.x 降版本到16.6的转换工具
Cadence Allegro版本升级到17之后，由于采用了新的数据存储格式，这就造成了Allegro 17.x 设计的文件不能向下兼容，起初官方压根就没有提供从17.x降版本到16.x的功能，老wu觉得17.x 确实比16.x 好用，用了17.x 之后就不想回到旧版本了，如果平时的PCB设计只是输出Gerber或者IPC 2581到板厂或者对接第三方的分析处理软件，不向下兼容问题也不大。但是，有时候你采用17.x设计的源文件要给到客户，但客户购买的还是16.6的版本而没有升级就会面临打不开的窘境，或者客户采用17.x设计的文件给到你进行改版，而你还在用16.6，也会面临设计文件打不开的问题，特别是设计外包公司，经常要在17.x和16.6不同版本之间的来回倒腾。
同时还有一些第三方的分析软件，就是基于16.x的skill做的，没办法直接对接17.x的allegro，要享用17.x 的高效设计，但又面临着与那些旧版本的第三方软件的对接问题。
目前还在使用Allegro 16.6的用户群体依然庞大，而让17.x所设计的文件能向下转换到16.6兼容的格式肯定是刚需，Cadence 也不会忽视用户的需求，然后就偷偷摸摸的出了个补丁，支持17.x设计文件降版本保存为16.6的格式。
为啥老wu要说是偷偷摸摸呢？因为如果你通过allegro的菜单栏的方式 「File->Export->Downrev design」进行降版本，会弹出一个提示框，说不支持降版本到早期的格式，包括16.6版本。
降版本到16.6兼容格式需要调用allegro_downrev_library这个批处理程序，而这个文件隐藏在allegro的文件夹深处，而且还是命令行的界面，用起来非常不便，为了方便大家，老wu做了个阿狸狗降版本工具，免费供给大家使用。
软件使用比较简单，在「第一个路径输入栏」浏览指向17.x的设计文件，也就是需要降版本的17.4或者17.2的文件，然后在「第二个路径输入栏」里浏览指向转换后的文件保存路径，然后点击「转换」按钮即可。
ps：有个常见的转换失败点需要强调一下
如果设计文件里有多个不同的叠层设计，也即多板设计，例如allegro自带的「Cadence_Demo.brd」，则会转换失败
具体的转换详情，可以查看输入文件夹下的log子文件夹内的log文件。
阿狸狗降版本更新历史
- 2022-02-08 更新版本：v0.0.5 增加了.sip .mcm文件的支持
- 2022-02-04 更新版本：v0.0.4 修复了文件类型过滤选择的bug
- 2022-01-29 更新版本：v0.0.3 增补了一些缺失的MSVC运行库的dll文件
- 2022-01-28 更新版本：v0.0.2 可以脱离allegro的安装依赖而独立运行进行降版本转换
- 2022-01-27 ：发布第一个版本 v0.0.1
如何下载Allegro 17.x 降版本到 16.6 转换工具
关注老wu博客的公众号，并在公众号里发送对应的下载关键字获取下载链接
关注吴川斌的博客公众号
在公众号里给老吴发消息:
下载|阿狸狗降版本
或者
下载|6275
建议复制粘贴过去不会码错字哟，O(∩_∩)O~
请问一下，这个降版本成功后，是不是可以直接输出gerber文件了
你好，工具转换失败了，找不到转换输出目录下的log子文件夹，目录也没有中文，请问可能是什么原因
目前使用有一个问题，转换完格式的版本如果在16.6软件中打开，软件里没有任何显示，如果在要打开的文件上点右键，打开方式选16.6，就可以正常打开。这个问题怎么解决呢？
我要先装17.2软件的吗？
不需要
老吴，这样点了转换之后，报错了，LOG输出是下面这个内容。
老吴，第一个pcb降版本ok，然后转换第二个，就开始报错。
报错的文件能方便发我排查下不？可以加我微信 wcb_50470527
转换失败了，找不到转换输出目录下的log子文件夹
文件名不要有中文
我这里运行提示停止工作
老吴大佬，17.2降版本到16.6后，PCB导入网表 Design entry CIS (Capture）这个选项灰色，无法选，网表格式变为了Branding:SCALDXL，请问有办法解决吗
我这边没有出现这个情况，方便的话就把文件发我测试一下看看。
发现未降版本前，原理图网表导过去后，说原理图规格和PCB规则冲突什么的，然后导过去，PCB的 HDL Constraint Manager Enabled Flow options 启用了，后再降版本，PCB网表格式就变了；先降版本再导问题就没有了
👍
老吴这个解压一直失败唉
我换WinRAR重新压缩成zip格式重新上传了，你在试一下