[视频]Cadence Allegro Sigrity PI Base 教程

 [视频]Cadence Allegro Sigrity PI Base 教程

Allegro Sigrity SI Base是嵌入到Allegro平台的高速信号电路板和IC封装解决的信号分析方案。您只要在原本熟悉线路图或PCB布线环境下指定一个信号或一个差分对,它的物理性质如层叠结构和网络的拓扑结构就可以像模型一样被萃取出来进行了时域的模拟分析。

这种整合的设计环境实现了高速电路设计时对重要信号及零件摆放的整体考量。其模拟的结果并可直接保存到Constraint Manager中,让高速信号的布局和设计规则的有更方便的评估及整合流程。

Allegro Sigrity SI Base可以由叠构间距等等因素计算出信号串扰的预测值。利用这些Constraint,当我们在手动或自动布线时就可做为检查的依据,若开online DRC就会在碰到违反规范时发出警告。

Allegro Sigrity SI Base可串联的结构,各段模型数据的基础是相互关联的。这代表着从驱动IC经由连接器到电路板再到接收IC端的信号分析能够被串接并保持其通透性,让我们可以考量高速信号从头到尾的完整架构。

Allegro Sigrity SI Base提供了许多报表和图表。如布线阻抗检查,显示出各布线不同长度的线条与色彩和各部分的阻抗。让我们可以清楚地看到,布线的阻抗的不连续性或是BUS讯号中相对其他信号具有不相等的阻抗跳跃的程度,是否可能使得BUS不处于平衡状态。

Allegro Sigrity PI Base 教程视频见这里:

 

 

 

吴川斌

吴川斌

2 Comments

  • 吴老师怎么这个界面看不到播放视频入口

  • 你好,吴老师,我根据《Cadence高速电路设计——Allegro Sigrity SI/PI/EMI设计指南》里的例程,发现Sigrity2015在提取仿真拓扑结构的时候没有反应(第一个DDR的例子),所有的过程已经按书上的做了,结果还是一样,这个怎么解决?

Leave a Reply