RK3399高速信号 PCB 设计建议 Crystal晶振设计指南

RK3399高速信号 PCB 设计建议–Crystal晶振设计, 在时钟电路的PCB设计中,请注意:

  • 在布局时,晶体电路尽可能地靠近RK3399的时钟管脚放置;
  • 信号走线使用4mil走线,并且尽可能的短,以减少走线的负载电容和防止不必要的噪声;
  • 时钟走线Xin和Xout以及晶体下方投影区域禁止任何走线,避免噪声耦合进入时钟电路;
  • 晶体下方的顶层,可以围绕放置地环。地环通过过孔与相邻的接地层连接,以隔离噪声;
  • 晶体下方的第二层保持完整的地参考平面,避免任何走线分割,有助于隔离噪声保持晶体输出的稳定性;
  • Y29做为晶体的模拟地,在layout时请注意与其他的数字地隔离,并单独通过过孔连接到第二层的地参考平面;

 

 

文章写得好 赏颗六味地黄丸补补

原创文章,转载请注明: 转载自 吴川斌的博客 https://www.mr-wu.cn

本文链接地址: RK3399高速信号 PCB 设计建议 Crystal晶振设计指南 https://www.mr-wu.cn/rockchip-rk3399-pcb-design-guide-crystal/

分享到微信
使用微信扫码将网页分享到微信

推荐文章

2 条评论

  • 追曦荫泉

    2017年9月5日

    请问这个文章里配的电路是用哪个软件画的?感觉界面好看多。

    • xfire

      2017年9月6日

      原理图:OrCAD PCB:Allegro 仿真:SIWAVE

神评一下

你可以从微信分享这篇文章

只需要简单两步

1.点击右上角

2.选择分享到朋友圈